PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-085592

(43) Date of publication of application: 30.03.2001

(51)Int.CI.

H01L 23/52 H01L 21/60 H01L 23/12 H01L 25/065

H01L 25/07 H01L 25/18

(21)Application number: 11-263267

(71)Applicant: SEIKO EPSON CORP

(22)Date of filing:

17.09.1999


(72)Inventor: WADA KENJI

(54) SEMICONDUCTOR DEVICE, MANUFACTURE THEREOF, CIRCUIT BOARD AND ELECTRONIC APPARATUS

(57) Abstract:

PROBLEM TO BE SOLVED: To constitute a structure of a plurality of stacked semiconductor chips inexpensively.

SOLUTION: A multi-chip semiconductor device 1 comprises a plurality of stacked semiconductor devices 10 each having a wiring pattern 22 formed from one surface side to the other surface side of a semiconductor chip 30. A first connecting part 24 is located on one surface side of the semiconductor chip 30 while a second connecting part 26 is located on the other surface side thereof and a pair of semiconductor devices 10 are connected electrically through the first or second connecting part 24, 26.



LEGAL STATUS

[Date of request for examination]

15.08.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]
[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(II)特許出職公開番号 特例2001-85592

(P2001-85592A)

(43)公開日 平成13年3月30日(2001.9.50)


(51) Int.CL'	被 知识导	:	FI				デーヤン(事場)		
HOIL 28/6 21/6 23/1 25/6 25/6	30 811 12 165	ŀ	011	23/52 21/60 23/12 25/08		8 1	C 18 1	5F044	
	•	第余 泰伯查勒	水 粉	NAOR18	OL	全 7	(M	是我百仁能く	
(22) 出額日	特臘平11-263267 平成11年9月17日 (1998.9.17		20 発展 40 代題	東CRE 倉 和田 丹野本 ーエブ 人 100090 弁理士	ーエブ 新聞 神助市 ソン株 479 井上 1044 Kii 101	大和 \$ 7 元 年 2 	PTE TES GA2 CA2 CA2	4番1号 巻5号 セイコ	

(54) 【発明の名称】 半導体装置及びその製造方法、回路製板並びに電子提出

(57)【要約】

【課題】 複数の半導体チップを移み重ねたスタック構造を安価に構成できる半導体装置及びその製造方法。回路基板並びに電子機器を提供することにある。

【解決手段】 マルチチップ型の半導体装置 1 は、複数の半導体装置 1 日が終み重なってなり、各半導体装置 1 日が終み重なってなり、各半導体装置 1 日は、半導体チップ3 日の一方の面側に第 1 の接続部 2 4 が配置され、半導体チップの他方の面側に第 1 の接続部 2 4 が配置され、半導体チップの他方の面側に第 2 の接続部 2 5 が配置され、第 1 又は第 2 の接続部 2 4、2 6 によって、一対の半導体装置 1 日が電気的に接続されている。



【特許請求の範囲】

【請求項 1】 複数の電極を一方の面に有する半導体チップと

前記半導体チップの前記ー方の面側から他方の面側に塞るまで形成され、前記半導体チップの前記一方の面側に配置された複数の第1の接続部と、前記半導体チップの前記他方の面側に配置された複数の第2の接続部と、を有する配線パターンと、

を含む半導体装置。

【請求項2】 請求項 1記載の半導体装置において、 前記配線パターンは、基板に形成されてなり、

前記藝板が尾曲して前記半導体チップに接着されてなる 半導体装置。

【請求項3】 請求項2記載の半導体装置において、 前記半導体チップは、前記基板にフェースダウンボンディングネカ

前記替板は、前記配線パターンを内側にして前記半導体チップを包み、かつ、前記配線パターンの前記第1及び第2の接続部を、前記替板の外側に露出させる複数の貫通穴が形成されてなる半導体装置。

【請求項 4】 請求項 3 記載の半導体装置において、 前記半導体チップと前記配線パターンとの間に、前記電 極と前記配線パターンとの電気的な接抗部分を除いて、 絶縁材料が設けられてなる半導体装置。

【請求項5】 複数の電極を有する半導体チップと、前記半導体チップを包むように形成されてなる蓋板と、を有する半導体装置であって、

前記基板は、前記半導体チップの第1の側面及び第2の側面を覆うように形成されてなる半導体装置。

【請求項 6】 請求項 5記載の半導体装置において、 前記基板には配換パターンが形成されてなり、前記基板 における前記配換パターンが形成された側に、前記半導 体チップが配置されてなる半導体装置。

【請求項 7】 請求項 1 から請求項 6 のいずれかに記載の構成を有する複数の半導体装置が破み重ねられ、下段の前記半導体装置に形成された前記第 1 及び第 2 の接続部の一方と、上段の前記半導体装置に形成された前記第 1 及び第 2 の接続部の一方と、が電気的に接続されてなるマルチチップ型の半導体装置。

【請求項 8】 請求項7記載のマルチチップ型の半導体装置において、

最上段又は最下段の前記半堪体装置に形成された前記第 1及び第2の接続部のうち、他の半導体装置に形成され た前記第1及び第2の接続部の一方に接続された接続部 とは反対側の接続部が、外部との電気的接続に使用され るマルチチップ型の半導体装置。

【請求項9】 請求項9記載のマルチチップ型の半導体 装備において、

前記後み重ねられた複数の半導体装置の各半導体チップ は、同一の回路構造を有し、前記電極が同一の配列パタ

ーンで形成され

各半導体チップの、前記配列パターンの同一位置に形成されたいずれかの電優は、外部との接続に使用される同一の前記第1又は第2の接続部に電気的に接続されてなるマルチチップ型の半導体装置。

【請求項10】 請求項7から請求項9のいずれかに記 載のマルチチップ型の半導体装置が搭載された回路基 仮。

【語求項12】 複数の電極を一方の面に有する半迭体チップの前記一方の面側から他方の面側に至るまで配線パターンを形成し、前記配線パターンの一部で、前記半導体チップの前記一方の面側に複数の第1の接抗部を形成し、前記半導体チップの前記他方の面側に複数の第2の接抗部を形成する工程を含む半導体装置の製造方法。

【請求項1.3】 請求項1.2記載の半導体装置の製造方法において、前記記録パターンは、前記第.1及び第2の接続部を含む形状で基板に形成されてなり。

【請求項14】 請求項13記載の半導体装置の製造方法において、

前記基板に、前記配線パターンの前記第1及び第2の接 統部を露出させる複数の貫通穴を形成しておき。

前記基板で、前記配線パターンを内側にして前記半導体 チップを包む半導体装置の製造方法。

【諸求項15】 請求項12から請求項14のいずれか に記載の半導体装置の製造方法において、

前記半導体チップと前記配線パターンとの間に、前記電 極と前記配線パターンとの電気的な接続部分を除いて、 絶縁材料を設ける工程を含む半導体装置の製造方法。

【請求項16】 請求項12から請求項15のいずれかに記載の方法によって製造された複数の半導体装置を核み重ね、下段の前記半導体装置に形成された前記第1及び第2の接続部の一方と、上段の前記半導体装置に形成された前記第1及び第2の接続部の一方と、を確気的に接続する工程を含むマルチチップ型の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置及びその観点方法、回路基板並びに電子機器に関する。

[0002]

【発明の背景】従来、複数の半導体チップを破み重ねたスタック構造の半導体装置が知られている。 各半導体チップの電極はワイヤボンディングによってインターボーザとなる基板に接続されていたが、 これによれば、 同ーサイズの半導体チップを破み重ねることができなかっ

た。

【0003】 本発明は、この問題点を解決するものであり、その目的は、複数の単導体チップを終み重ねたスタック構造を安価に構成できる半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。 【0004】

【課題を解決するための手段】(1)本発明に係る半導体装置は、複数の電極を一方の面に有する半導体チップと、前記半導体チップの前記一方の面側から他方の面側に至るまで形成され、前記半導体チップの前記一方の面側に配置された複数の第1の接続部と、前記半導体チップの前記他方の面側に配置された複数の第2の接続部と、を有する配線パターンと、を含む。

【0005】 本発明によれば、半塔休チップの両面側に、第1及び第2の接続部が形成される。したがって、本発明に保る複数の半塔休装置を検み重ねて、第1及び第2の接続部の一方を、上下の半塔休装置間の電気的接続に使用することができる。したがって、半塔休チップの大きさに関わらず、簡単にスタック接近を構成することができる。

【〇〇〇5】(2)この半導体装置において、前記配線 パターンは、基板に形成されてなり、前記基板が屈曲し て前記半導体チップに接着されていてもよい。

【0007】 基板の片面に配線パターンが形成された片面基板を使用して、多層基板を使用しないときには、コストを下げることができる。

【0008】(3) この半導体装置において、前記半導体チップは、前記基版にフェースダウンボンディングされ、前記基板は、前記配線パターンを内側にして前記半導体チップを包み、かつ、前記配線パターンの前記第1及び第2の接続部を、前記基板の外側に露出させる複数の貫通穴が形成されていてもよい。

【0009】これによれば、配線パターンが基板の内側に形成されるので、基板が配線パターンの保護部材となる。

【0010】(4)この半導体装置において、前記半導体チップと前記配線パターンとの間に、前記電極と前記配線パターンとの間に、前記電極と前記配線パターンとの電気的な接続部分を除いて、絶縁材料が設けられていてもよい。

【ロロ 1 1】これによれば、半導体チップと配換パターンとのショートを防止できる。

【0012】(5) 本発明に係る半導体装置は、複数の電極を有する半導体チップと、前記半導体チップを包むように形成されてなる整板と、を有する半導体装置であって、前記整板は、前記半導体チップの第1の側面及び第2の側面を覆うように形成されてなる。

【0013】本発明によれば、実装(配線形成)が容易 になる。

【0014】(6)この半導体装置において、前記差板には配線パターンが形成されてなり、前記差板における

前記配換パターンが形成された側に、前記半導体チップ が配置されていてもよい。

【0015】(7) 本発明に係るマルチチップ型の半導体装置は、上記様成を有する複数の半導体装置が積み重ねられ、下段の前記半導体装置に形成された前記第1及び第2の接続部の一方と、上段の前記半導体装置に形成された前記第1及び第2の接続部の一方と、が電気的に接続されてなる。

【0016】本発明によれば、半導体チップの両面側に第1及び第2の接続部が形成された半導体装置を積み重れられている。各半導体装置の第1及び第2の接続部の一方を、上下の半導体装置間の電気的接続に使用するので、半導体チップの大きさに関わらず、簡単にスタック構造を構成することができる。

【0017】(8) このマルチチップ型の半路体装置において、最上段又は最下段の前記半塔体装置に形成された前記第1及び第2の接続部のうち、他の半塔体装置に形成された前記第1及び第2の接続部の一方に接続されたものとは反対側のものが、外部との電気的接続に使用されてもよい。

【DD 18】(9) このマルチチップ型の半導体装置において、前記録み重ねられた複数の半導体装置の各半導体チップは、同一の回路構造を有し、前記電極が同一の配列パターンで形成され、各半導体チップの、前記配列パターンの同一位置に形成されたいずれかの電極は、外部との接続に使用される同一の前記第1又は第2の接続部に電気的に接続されてもよい。

【0019】(10) 本発明に係る回路基板は、上記マルチチップ型の半導体装置が搭載されてなる。

【0020】(11)本発明に係る電子機器は、上記マルチチップ型の半導体装置を備える。

【0021】(12) 本発明に係る半導体装置の製造方法は、複数の電極を一方の面に有する半導体チップの前記一方の面側から他方の面側に至るまで配線パターンを形成し、前記配線パターンの一部で、前記半導体チップの前記一方の面側に複数の第1の接続部を形成し、前記半導体チップの前記他方の面側に複数の第2の接続部を形成する工程を含む。

【0022】本発明では、半路体チップの両面側に、配線パターンによって第1及び第2の接続部を形成する。第1及び第2の接続部は電気的接続に使用することができる。本発明によれば、半路体チップの大きさに関わらず、簡単にスタック構造を構成できる半路体装置を製造することができる。

【DD23】(13) この半導体装置の総造方法において、前記配線パターンは、前記第1及び第2の接続部を含む形状で基板に形成されてなり、前記基板に前記半導体チップをフェースダウンボンディングしてから、前記基板で前記半導体チップを包んでもよい。

【0024】これによれば、半導体チップを包むように

基板を屈曲させるだけで、半路体チップの両面側に、第 1 及び第2の接続部を形成することができる。

【0025】(14)この半導体装置の製造方法において、付記基板に、付記配線パターンの前記第1及び第2の接続部を露出させる複数の貫通穴を形成しておき、前記基板で、付記配線パターンを内側にして前記半導体チップを包んでもよい。

【0026】これによれば、配線パターンを差板の内側 に配置するので、差板を配線パターンの保護部材とする ことができる。

【0027】(15)この半導体装置の製造方法において、前記半導体チップと前記配線パターンとの間に、前記電極と前記配線パターンとの電気的な接枝部分を除いて、発縁材料を設ける工程を含んでもよい。

【0028】これによれば、半導体チップと配線パターンとのショートを防止することができる。

【0029】(16)本発明に係るマルチチップ型の半路体鉄置の製造方法は、上記方法によって製造された複数の半路体装置を積み重ね、下段の前記半路体装置に形成された前記第1及び第2の接続部の一方と、上段の前記半路体装置に形成された前記第1及び第2の接続部の一方と、を電気的に接続する工程を含む。

【9030】本発明によれば、半導体チップの両面側に第1及び第2の接接部が形成された半導体装置を接入重れる。4半導体装置の第1及び第2の接続部の一方を、上下の半導体装置間の電気的接続に使用するので、半導体チップの大きさに関わらず、簡単にスタック構造を構成することができる。

[0031]

【発明の実施の形態】以下、本発明の実施の形態を、図面を参照して説明する。

【0032】図1は、本発明を適用した実施の形態に係るマルチチップ型の半導体装置を示す図である。図1で、マルチチップ型の半導体装置1は、回路基板2に実装されている。回路基板2には例えばガラスエボキシ基板等の有機系基板を用いることが一般的である。回路基板2には例えば飼からなる配設パターン3が所望の回路となるように形成されていて、それらの配線パターン3と、マルチチップ型の半導体装置1の外部端子14とを接続することでそれらの電気的路道が図られている。

【0033】マルチチップ型の半路体装置1は、複数のシングルチップ型の半路体装置10が積み重ねられてなる。あるいは、半路体装置10はマルチチップ型の半路体装置70は、基版20と、少なくとも1つの半路体チップ30と、を含む。基版20は、半路体チップ30を包むように尾曲しており、図2に、基版20を平面的に展開した状態が示されている。

【9934】 参帳20は、半導体装置 10のインターボーザとして使用される。 参帳20は、屈曲されるので、

ボリイミド樹脂などからなるフレキシブル基板を使用することが好ましい。フレキシブル基板として、TAB(Tape Automated Bonding)技術で使用されるテープを使用してもよい。基板20は、無機系の材料から形成されてもよく、例えばセラミック基板やガラス基板が挙げられる。基板20は、有機系及び無機系の複合物造からなるものであってもよく、例えばガラスエボキシ基板が挙げられる。基板20の形状は、特に限定されないが、矩形であることが多い。

【0035】 萎板20には、半導体チップ30が搭載される。また、萎板20には、複数の質通穴21が形成されている。図1に示す例では、萎板20における半導体チップ30の搭載積域に複数の質通穴21が形成され、半導体チップ30の搭載積域がにも複数の質通穴21が形成されている。

【0036】 基板20の一方の面には、配線パターン22が形成されている。配線パターン22は、鋼などの楽電材料で形成することができる。配線パターン22が接着剤(図示せず)を介して基板20に貼り付けられて、3層基板を構成してもよい。あるいは、配線パターン22を、接着剤なして基板20に形成して2層基板を構成してもよい。

【00.37】配線パターン22は、第1及び第2の接続 部24、26を含む。第1の接続部24は、基板20の 半導体チップ30の搭載領域に配置されていてもよい。 第2の接続部25は、基板20の半導体チップ30の搭載領域以外の領域に配置されている。第1及び第2の接 競部24、25は、基板20の質適穴21を介して、基 板20におけるこれらが形成された面とは反対側に露出 している。したがって、第1及び第2の接続部24、2 5は、貫通穴21を介して外部と電気的な接続を図ることができる。

【DD38】配線パターン22は、半導体チップ30との電気的な接続部分を除いて、絶縁材料28で覆われていることが好ましい。絶縁材料28を設けることで、配線パターン22を半導体チップ30を包むように屈曲させたときに、配線パターン22と半導体チップ30とのショートを防止できる。

【0039】半導体チップ30は、一方の面に複数の電極34を有する。半導体チップ30は、萎振20に搭載されている。フェースダウンボンディングが適用されるときには、半導体チップ30の複数の電極20に接着されてもよい。半導体チップ30の複数の電極34と、配線パターン22の例えばランド部とが電気的に接続されている。電極34と配線パターン22との電気的な接続には、導電性部材を使用したり、超音波や熱などによって材料を拡散させる方法を適用することができる。導電性部材として、ハンダ、異方性導電膜、異方性導電接着利、導電ペースト又は導電性接着利等を使用することができる。図1に示す例では、接着割32に導電

位子を分散させて異方性基電膜を構成した。基電性部材を使用した電気的な接続の態極として、ハンダ付け等の口つ付けを例に挙げることができる。また、半導体チップ30をフェースアップで基値20にダイアタッチし、ワイヤーボンディングで実装する形態を適用しても良い。

【0040】図1に示すように、差振20は、半路体チップ30を包むように屋曲している。すなわち、半路体チップ30の第1及び第20側面を覆うように、差振20は形成されている。配線パターン22を内側にして差振20は屋曲しているので、基振20が配線パターン2の保護部材となる。基振20が屋曲することで、基振20に形成されている配線パターン22も尾曲する。配線パターン22も、半路体チップ20を包むように尾曲する。

【0041】配線パターン22の第1の接続部24は、半導体チップ30の一方の面(電極34が形成された面)側に配置され、第2の接続部25は、他方の面(電極34が形成された面とは反対側の面)に配置されている。配線パターン22は、半導体チップ30の一方の面から他方の面に至るまで形成されている。

【0042】

基板20の屈曲状態を維持するため、

基板20と半導体チップ30とは接着到36等を介して接着されている。あるいは、

基板20の両端部に係合部を形成し、これらを係合させてもよいし、 カシメなど機械的な手段を適用してもよい。また、

図1及び図2に示す例では、

基板20の両端部を尾曲させてあるが、

基板20の一方の端部に半導体チップ30を搭載し、他方の端部を尾曲させてもよい。

【0043】本実施の形態では、複数の半導体装置10が積み重ねられてマルチチップ型の半導体装置1が構成されている。 緩み重ねられる半導体装置10は、同一のものであってもよいが、異なるものであってもよい。 また、同一の形状の半導体チップ30が使用されてもよい。さらに、回路構造が同一で、電極34の配列も同一の半導体チップ30が使用されてもよい。

【0044】複数の半導体装置10は、第1及び第2の接続部24、25を介して電気的に接続されている。詳しくは、上級の半導体装置10の第1及び第2の接続部24、25の一方(図1の例では第1の接続部24)と、下級の半導体装置10の第1及び第2の接続部24、25の一方(図1の例では第2の接続部26)と、が電気的に接続されている。電気的な接続には、ハンダ、ハンダクリーム、導電ペーストなどの導電材料12を使用することができる。導電材料12を貫通穴21内に設けて、上級及び下段の半導体装置10の電気的接続を図ることができる。

【0045】最下段の半導体装置 10の第 1及び第2の 接続部24、25のうち、その上の半導体装置 10との

【0046】 徒み重ねられた複数の半導体経度10の各半導体チップ30が同一の内部構造及び同一の電極配列パターンを有しているときに、同一位置の電極34が、同一の外部端子14(あるいは外部との接続に使用される同一の第1又は第2の接続部24、26)と電気的に接続されていてもよい。例えば、半導体チップ30がメモリであるときに、同一の第1又は第2の接続部24、26から、それぞれのメモリの同じアドレスのメモリセルに、情報の読み出し又は書き込みを行うことができる。複数の半導体チップ30を、チップセレクト端子の接続においてのみ分離しておくことで、同一外部端子配列を用いて、複数(例えば2つ)の半導体チップを別々にコントロールすることができる。

【ロロ47】本実施の形態は、上記のように構成されており、以下その製造方法を説明する。本実施の形態に係るマルチチップ型の半導体装置1は、複数の半導体装置10をして、シングルチップ型の半導体装置を例にとり、その製造方法を説明する。

【0048】例えば、図2に示すように、第1及び第2の接続部24、26を含む配線パターン22が形成された萎振20に、半媒体チップ30を搭載し、配線パターン22と半媒体チップ30の電極34とを電気的に接続する。基板20及び配線パターン22の構成に関する詳細については上述した通りである。

【0049】 半導体チップ30は、図2に示すように、 整板20にフェースダウンボンディングすることが好ま しいが、フェースアップボンディングを適用してもよ い、電優34と配線パターン22との電気的な接続に は、築電性部材を使用したり、超音波や熱などによって 材料を拡散させる方法を適用することができる。 経電性 部材を使用した電気的な接続の態様として、ハンダ付け 等のロウ付けを例に挙げることができる。また、半端体 チップ30をフェースアップで差板20にダイアタッチ し、ワイヤーボンディングで実破する形態を適用しても

AL.

【0050】そして、萎振20を、半導体チップ30を包むように圧曲させる。また、萎振20の屈曲状態を維持するために、接審到35を使用する。こうして、複数の電極34を一方の面に有する半導体チップ30の一方の面側から他方の面側に至るまで配線パターン22を形成することができる。半導体チップ30の一方の面側には複数の第1の接続部24を形成することができ、半導体チップ30の他方の面側には複数の第2の接続部26を形成することができる。


【0051】以上の工程で半導体装置10を製造できるので、次に、複数の半導体装置10を積み重ねる。また、下段の半導体装置10に形成された第1及び第2の接続部24、26の一方と、上段の半導体装置10に形成された第1及び第2の接続部の24、26一方と、を電気的に接続する。

【0052】図1に示す例では、下段に配置される半導体装置10に形成された第2の接続部26に、貫通穴21を介して導電材料12を設ける。そして、上段に配置される半導体装置10に形成された第1の接続部24を、貫通穴21を介して、導電材料12に接合させる。必要があれば、導電材料12を搭融させたり固化させるために、加熱などを行う。

【0053】また、必要であれば、最下段に配置される 半導体装置10に形成された第1及び第2の接積部2 4、25の一方に外部端子14を設ける。図1に示す例 では、最下段の半導体装置10の第1の接続部24に外 部端子14を設ける。貫通穴21内に充填されたハンダ を溶融させて表面張力でボールを形成し、このボールを 外部端子14としてもよい。あるいは、貫通穴21に導 軽材料を設けたり、貫通穴21の内面をメッキしてスル ーホールを形成し、これらの上にハンダボールを載せる ことで外部端子14を形成してもよい。

【 0 0 5 4 】以上の工程によって、マルチチップ型の半 準体装置 1 を製造することができる。この半導体装置 1

(図 1)



は、複数の半導体チップ30が残み重ねられているので、スタック構造を有する。本実施の形態によれば、半導体チップ30の大きさにかかわらず、安価な構造でスタック構造の半導体装置を製造することができる。

【0055】本発明は、上記実施の形態に限定されず、種々の変形が可能である。例えば、以上述べた実施の形態で、トータルコストが上昇しない範囲内で、基板として、ビルドアップ基板又は多層基板を使用してもよい。 【0056】本発明を適用した半導体装置を有する電子機器として、図3には、ノート型パーソナルコンピュータ100が示されている。

【0057】なお、上記本発明の構成要件で「半塔休チップ」を「電子集子」に置き換えて、半塔休チップと同様に電子集子(能動集子が受動集子がを問わない)を、基板に実験して電子部品を製造することもできる。このような電子集子を使用して製造される電子部品として、例えば、光素子、抵抗器、コンデンサ、コイル、発掘器、フィルタ、温度センサ、サーミスタ、パリスタ、ポリューム又はヒューズなどがある。

【図面の簡単な説明】

【図1】図1は、本発明を適用した実施の形態に係るマルチチップ型の半導体装置を示す図である。

【図2】図2は、本発明を適用した実施の形態に係る半 準体装置の萎板を展開した状態を示す図である。

【図3】図3は、本発明に係る半導体装置を備える電子 機器を示す図である。

【符号の説明】

1 マルチチップ型の半導体装置

10 半導体装置

20 萎板

21 直通穴


22 配線パターン

24 第1の接続部

25 第2の接続部

3.0 半導体チップ

[22]



(B3)

フロントページの続き

(51) Int.C1.7 H O 1 L 25/18 識別記号

FI

テーマコート"(参考)